Come risolvere i problemi termici del confezionamento dei chip
I chip logici generano calore e quanto più densa è la logica e maggiore è l'utilizzo degli elementi di elaborazione, tanto maggiore è il calore. ...
Gli ingegneri sono alla ricerca di modi per dissipare in modo efficiente il calore dai moduli complessi.
Posizionare più chip fianco a fianco nello stesso package può alleviare i problemi termici, ma mentre le aziende approfondiscono ulteriormente lo stacking dei chip e il packaging più denso per aumentare le prestazioni e ridurre il consumo, si trovano a combattere una nuova serie di problemi legati al calore.
I chip di imballaggio avanzati non solo possono soddisfare le esigenze del calcolo ad alte prestazioni, dell'intelligenza artificiale, della crescita della densità di potenza, ecc., ma anche i problemi di dissipazione del calore degli imballaggi avanzati sono diventati complessi. Perché i punti caldi su un chip influenzeranno la distribuzione del calore dei chip adiacenti. Anche la velocità di interconnessione tra i chip è più lenta nei moduli che nei SoC.
"Prima che il mondo entrasse in cose come il multi-core, avevi a che fare con un chip che aveva una potenza massima di circa 150 watt per centimetro quadrato, che era una fonte di calore a punto singolo", ha affermato John Parry, responsabile dell'elettronica e dei semiconduttori presso Software Siemens per le industrie digitali. Puoi dissipare il calore in tutte e tre le direzioni, in modo da poter raggiungere densità di potenza piuttosto elevate. Ma quando hai un chip e ne metti un altro accanto, e poi ne metti un altro accanto, "si riscaldano a vicenda. Ciò significa che non puoi tollerare lo stesso livello di potenza per ciascun chip, il che rende la temperatura termica sfida molto più difficile."
Questo è uno dei motivi principali del lento progresso dello stacking 3D-IC sul mercato. Sebbene il concetto abbia senso dal punto di vista dell'efficienza energetica e dell'integrazione - e funzioni bene in 3D NAND e HBM - la storia è diversa quando viene inclusa la logica. I chip logici generano calore e quanto più densa è la logica e maggiore è l'utilizzo degli elementi di elaborazione, tanto maggiore è il calore. Ciò rende raro lo stacking logico, il che spiega la popolarità dei BGA flip-chip 2.5D e dei design fan-out
01 Scegli il pacchetto giusto
Per i progettisti di chip ci sono molte opzioni di packaging. Ma le prestazioni dell’integrazione dei chip sono cruciali. Componenti come silicio, TSV, pilastri in rame, ecc. hanno tutti diversi coefficienti di espansione termica (TCE), che influiscono sulla resa dell'assemblaggio e sull'affidabilità a lungo termine.
Se apri e chiudi a una frequenza più elevata, potresti riscontrare problemi di ciclo termico. Il circuito stampato, le sfere di saldatura e il silicio si espandono e si contraggono a velocità diverse. Pertanto, è normale osservare guasti dovuti al ciclo termico negli angoli del contenitore, dove le sfere di saldatura potrebbero rompersi. Quindi si potrebbe mettere lì un cavo di terra aggiuntivo o un alimentatore aggiuntivo.
L'attuale popolare pacchetto BGA flip-chip con CPU e HBM ha una superficie di circa 2500 millimetri quadrati. "Stiamo vedendo un grande chip potenzialmente diventare quattro o cinque piccoli chip", ha affermato Mike McIntyre, direttore della gestione dei prodotti software presso Onto Innovation. "Quindi devi avere più I/O per consentire a questi chip di comunicare tra loro. In questo modo puoi allocare il calore.
In definitiva, il raffreddamento è un problema che può essere affrontato a livello di sistema e comporta una serie di compromessi.
Alcuni dispositivi, infatti, sono così complessi che è difficile sostituire facilmente i componenti per personalizzare questi dispositivi per uno specifico campo di applicazione. Questo è il motivo per cui molti prodotti di imballaggio avanzati vengono utilizzati per componenti con volumi molto elevati o elastici in termini di prezzo, come i chip dei server.
02 Progressi nella simulazione e nei test dei moduli chip
Tuttavia, gli ingegneri sono alla ricerca di nuovi modi per condurre l'analisi termica dell'affidabilità del pacchetto prima della produzione dei moduli confezionati. Ad esempio, Siemens fornisce un esempio di modulo basato su doppio ASIC che monta uno strato di ridistribuzione fan-out (RDL) su un substrato organico multistrato in un pacchetto BGA. Utilizza due modelli, uno per il WLP basato su RDL e l'altro per il BGA su substrati organici multistrato. Questi modelli di package sono parametrici, inclusi lo stack degli strati di substrato e il BGA prima che vengano introdotte le informazioni EDA, e consentono la valutazione anticipata del materiale e la selezione del posizionamento dello stampo. Successivamente, sono stati importati i dati EDA e, per ciascun modello, le mappe dei materiali hanno fornito una descrizione termica dettagliata della distribuzione del rame in tutti gli strati. La simulazione finale della dissipazione del calore (vedere Figura 2) ha considerato tutti i materiali tranne la copertura metallica, TIM e i materiali di riempimento.
Eric Ouyang, direttore marketing tecnico di JCET, si è unito agli ingegneri di JCET e Meta per confrontare le prestazioni termiche di chip monolitici, moduli multi-chip, interposer 2.5D e chip impilati 3D con un ASIC e due SRAM. Il processo di confronto mantiene costanti l'ambiente server, il dissipatore di calore con camera a vuoto e TIM. Dal punto di vista termico, 2.5D e MCM hanno prestazioni migliori rispetto ai chip 3D o monolitici. Ouyang e colleghi del JCET hanno progettato una matrice di resistori e un diagramma dell'inviluppo di potenza (vedere Figura 3) che possono essere utilizzati nella progettazione iniziale dei moduli per determinare i livelli di potenza in ingresso di diversi chip e impostare le giunzioni prima di lunghe simulazioni termiche. Se la temperatura può essere combinata in modo affidabile. Come mostrato nella figura, una zona sicura evidenzia l'intervallo di potenza su ciascun chip che soddisfa gli standard di affidabilità.
Ouyang ha spiegato che durante il processo di progettazione, i progettisti di circuiti potrebbero avere un'idea dei livelli di potenza dei vari chip inseriti nel modulo, ma potrebbero non sapere se tali livelli di potenza rientrano nei limiti di affidabilità. Questo diagramma determina l'area di alimentazione sicura per un massimo di tre chip in un modulo chiplet. Il team ha sviluppato un calcolatore automatico della potenza per più chip.
03 Quantificare la resistenza termica
Siamo in grado di comprendere come viene condotto il calore attraverso il chip di silicio, il circuito stampato, la colla, il TIM o il coperchio della confezione e utilizzare metodi standard di differenza di temperatura e funzione di potenza per monitorare i valori di temperatura e resistenza.
"Il percorso termico è quantificato da tre valori chiave: la resistenza termica dalla giunzione del dispositivo all'ambiente, la resistenza termica dalla giunzione al case [sulla parte superiore del contenitore] e la resistenza termica dalla giunzione al circuito stampato", ha affermato Ouyang di JCET. resistenza termica. Ha osservato che, come minimo, i clienti di JCET richiedono θja, θjc e θjb, che poi utilizzano nella progettazione del sistema. Potrebbero richiedere che una determinata resistenza termica non superi un valore specifico e richiedere che il design del pacchetto fornisca tale prestazione. (Vedi JESD51-12 di JEDEC, Linee guida per la segnalazione e l'utilizzo delle informazioni termiche del pacchetto per i dettagli).
La simulazione termica è il modo più economico per esplorare la selezione e l'abbinamento dei materiali. Simulando il chip in condizioni di lavoro, solitamente troviamo uno o più punti caldi, quindi possiamo aggiungere rame al materiale di base sotto i punti caldi per facilitare la dissipazione del calore; oppure cambiare il materiale di imballaggio e aggiungere un dissipatore di calore. L'integratore del sistema può specificare che le resistenze termiche θja, θjc e θjb non devono superare determinati valori. Normalmente, la temperatura della giunzione del silicio dovrebbe essere mantenuta al di sotto di 125 gradi.
Una volta completata la simulazione, la fabbrica di imballaggi conduce una progettazione di esperimenti (DOE) per arrivare alla soluzione di imballaggio finale.
04 Seleziona TIM
In un package, oltre il 90% del calore viene dissipato attraverso il package dalla parte superiore del chip a un dissipatore di calore, solitamente alette verticali a base di alluminio anodizzato. Un materiale di interfaccia termica (TIM) con elevata conduttività termica è posizionato tra il chip e il package per favorire il trasferimento del calore. I TIM di prossima generazione per CPU includono leghe metalliche come indio e stagno, nonché stagno sinterizzato con argento, con conduttività rispettivamente di 60 W/mK e 50 W/mK.
Man mano che i produttori passano dai SoC ai processi chiplet, sono necessari più TIM con proprietà e spessori diversi.
YoungDo Kweon, direttore senior della ricerca e sviluppo di Amkor, ha affermato che per i sistemi ad alta densità, la resistenza termica del TIM tra il chip e il package ha un impatto maggiore sulla resistenza termica complessiva del modulo confezionato. Le tendenze di potenza stanno aumentando notevolmente, soprattutto per la logica, quindi ci concentriamo sul mantenimento di temperature di giunzione basse per garantire un funzionamento affidabile dei semiconduttori. Sebbene i fornitori TIM forniscano valori di resistenza termica per i loro materiali, in realtà la resistenza termica da chip a package (θjc) è influenzata dal processo di assemblaggio stesso, inclusa la qualità del legame e l’area di contatto tra chip e TIM. Ha osservato che i test con strumenti di assemblaggio e materiali di incollaggio reali in un ambiente controllato sono fondamentali per comprendere le prestazioni termiche effettive e selezionare il miglior TIM per la qualificazione del cliente.
Le lacune rappresentano un problema particolare. Parry di Siemens ha dichiarato: "L'uso dei materiali nell'imballaggio è una grande sfida. Sappiamo già che le proprietà del materiale dell'adesivo o della colla e il modo in cui il materiale bagna la superficie influenzeranno la resistenza termica complessiva presentata dal materiale, cioè dalla resistenza di contatto. Molto dipende da come il materiale scorre sulla superficie senza creare imperfezioni che creino ulteriore resistenza al flusso di calore.
05 Affrontare i problemi del caldo in modo diverso
I produttori di chip sono alla ricerca di modi per risolvere il problema della dissipazione del calore. Randy White, responsabile del programma soluzioni di memoria presso Keysight Technologies, ha dichiarato: "Il metodo di confezionamento rimane lo stesso, se riduci la dimensione del chip di un quarto, aumenterà la velocità. Potrebbero esserci alcune differenze nell'integrità del segnale. A causa delle chiavi del pacchetto esterno Il filo di collegamento entra nel chip, e più lungo è il filo, maggiore è l'induttanza, quindi c'è la parte relativa alle prestazioni elettriche. Quindi, come si dissipa così tanta energia in uno spazio abbastanza piccolo? Questo è un altro parametro chiave che deve essere studiato ."
Ciò ha portato a investimenti significativi nella ricerca sui bonding all’avanguardia, apparentemente concentrandosi sui bonding ibridi. Ma il bonding ibrido è costoso e rimane limitato alle applicazioni di tipo processore ad alte prestazioni, con TSMC attualmente una delle poche aziende che offre questa tecnologia. Tuttavia, le prospettive di combinare fotoni su chip CMOS o nitruro di gallio su silicio sono promettenti.
06 Conclusione
L’idea iniziale per l’imballaggio avanzato è che funzionerà come i mattoncini Lego: i chip sviluppati in diversi nodi del processo potranno essere assemblati insieme e i problemi termici saranno alleviati. Ma questo ha un costo. Dal punto di vista delle prestazioni e della potenza, la distanza che il segnale deve percorrere è importante e i circuiti sempre attivi o che devono rimanere parzialmente aperti possono influire sulle prestazioni termiche. Dividere un chip in più parti per aumentare resa e flessibilità non è così semplice come sembra. Ogni interconnessione nel pacchetto deve essere ottimizzata e gli hotspot non sono più limitati a un singolo chip.
I primi strumenti di modellazione potrebbero essere utilizzati per escludere diverse combinazioni di chip, dando un grande impulso ai progettisti di moduli complessi. In quest’era di densità di potenza in costante aumento, la simulazione termica e l’introduzione di nuovi TIM rimarranno essenziali.
